CST8002D采用SOP8封装
CST8002D原理框图:
CST8002D典型应用电路:
注: 以上应用图中元件说明:
Ci:隔直电容,采用 0.39?F或更小的,进一步消除咔嗒-噼 噗声和从输入端耦合进入的噪声。
Cs:电源去耦电容,采用足够低ESR的电容(小于 1?F),当VDD=5V时,为更好的滤除低频噪声,建议另加一个低ESR电容(不小于 10?F)。去耦电容离VDD管脚越近越好,保持 1.5mm之内。
CB : BYPASS端口输出VDD/2 电压,通过电容CB (1?F)接地以保证稳定性。
CST8002D引脚分布图:
CST8002D封装尺寸:
SOP8: